Asignaturas: descripción

Asignatura A15099. Información administrativa

Titulación:
Ingeniero en Electrónica


Departamento:
Electricidad y Electrónica

Centro:
E.T.S. de Ingenieros de Telecomunicación
Campus "Miguel Delibes". Paseo Belén 15. 47011 Valladolid

Curso: Segundo ciclo
Carácter: Optativa
Impartición: Primer cuatrimestre
Número de créditos: 6.0
Ofertada actualmente: Sí
Observaciones: Totalmente extinguida

Descripción de la asignatura

Página web:

• Página oficial de la UVA

Profesores:

• Salvador Dueñas Carazo
• ...

Correo electrónico de contacto:

sduenaseleuvaes

Objetivos:

Herramientas CAD de Diseño de Circuitos Integrados VLSI.
Test de Circuitos.
Metodologías de Diseño VLSI de Circuitos de Aplicación Específica.

Utilización de herramientas estándar de Diseño y Verificación de Circuitos Integrados VLSI para la realización de Circuitos Integrados de Aplicación Específica.






Descripción:

Herramientas CAD de Diseño de Circuitos Integrados VLSI.
Test de Circuitos.
Metodologías de Diseño VLSI de Circuitos de Aplicación Específica.

Contenidos:

PRIMERA PARTE: METODOLOGÍA DE DISEÑO

1. PRINCIPIOS GENERALES

Introducción. Estrategias de diseño.

2. METODOLOGÍAS DE DISEÑO

Análisis y simulación del diseño. Verificación del diseño. Diseño full-custom. Metodologías de diseño basado en celdas. Metodologías de diseño basado

en arrays. Síntesis del diseño. Validación y test de circuitos. Perspectivas de futuro.

3. HERRAMIENTAS DE DISEÑO

Herramientas de Captura de Esquemas. Herramientas de Verificación.

4. Introducción al Lenguaje VHDL

Generalidades. Señales, Bloques y Guardas. Tipos de Datos y Atributos. Sentencias Secuenciales y Sentencias Concurrentes. Encapsulados, Bibliotecas, Entradas y Salidas.

5. UTILIZACIÓN DEL LENGUAJE VHDL

Programación con VHDL. Simulación de Eventos Discretos. Máquinas de Estados Finitos. Consideraciones Prácticas. Microprocesadores, Buses y Protocolos.

6. GENERALIDADES SOBRE EL TEST

Necesidad del Test. Principios del Test de Fabricación.

7. Estrategias de Diseño para Test

Diseño para Testabilidad. Test Ad-Hoc. Técnicas de Test de Barrido (Scan-Based Techniques). Técnicas de Auto Test. Test IDDQ. Técnicas de test a nivel de chip.

8. Técnicas de Test a Nivel de Sistema (Boundary Scan)

Introducción. Puerto de Acceso para Test (TAP). Arquitectura para Test. Controlador del TAP. Registro de Instrucciones (IR). Registro de Datos (Drs). Registros de Boundary Scan.

9. MÉTODO SISTEMÁTICO DE DISEÑO LÓGICO

Metodología ASM. Diseño de Lógica de Control. Ejemplo completo de Diseño ASM. Métodos heurísticos de diseños seguros. Conceptos Fundamentales.

.

Prácticas:

Diseño de Circuitos ASIC de alta escala de integración. Para ello se utilizarán Kits de Diseño para las herramientas CADENCE DESIGN FRAMEWORK II para tecnologías de 0.3 micras de la empresea Austria Microsystemes. Se utilizarán las herramientas de CAD disponibles en el Laboratorio de Diseño VLSI del Departamento de Electricidad y Electrónica.
PRÁCTICA 1: Diseño y Simulación de un sistema ASIC mediante captura esquemática.
PRÁCTICA 2: Diseño VHDL del mismo sistema.
PRÁCTICAS 3 y 4: Síntesis, Placement y Routing de los dos Diseños Anteriores.
PRÁCTICA 5: Verificación DRC y LVS. Simulación post-layout.



Evaluación:

En las sesiones presenciales en aula se describirán los principios, metodologías y herramientas de Diseño CAD de circuitos integrados ASIC VLSI.
En las sesiones prácticas se diseñarán y simularán circuitos ASIC de alta complejidad utilizando herramientas de Diseño Design Frame Work II de CADENCE.



Fecha de revisión: 15-04-2009