Asignaturas: descripción

Diseño de Arquitecturas para Sistemas de Multiprocesamiento

 

Asignatura A15114. Información administrativa


Titulación:
Ingeniero en Electrónica


Departamento:
Tecnología Electrónica

Centro:
E.T.S. de Ingenieros de Telecomunicación
Campus "Miguel Delibes". Paseo Belén 15. 47011 Valladolid

Curso: Segundo ciclo
Carácter: Optativa
Impartición: Segundo cuatrimestre
Número de créditos: 6
Ofertada actualmente: No
Observaciones: Totalmente extinguida

 

Descripción de la asignatura


Página web:

Profesores:

  • ANDRES RODRIGUEZ-TRELLES, FRANCISCO JOSE DE


Contenidos:

Modelos de computadores en paralelo. Introducción. Evolución histórica. Multiprocesadores y multicomputadores. Computadores vectoriales y simd. Modelos pram. Líneas de desarrollo Condiciones de paralelismo. Condiciones de paralelismo. Dependencia de datos y recursos. Particionamiento de programas. Granulidad. Mecanismos del flujo de programas Arquitecturas de interconexión de sistemas. Propiedades de redes y encaminamiento. Redes de conexión estática. Redes de conexión dinámica Escalabilidad. Medida de prestaciones. Aplicaciones del procesamiento paralelo. Leyes de aceleración. Análisis de escalabilidad Procesadores y jerarquía de memoria. Tecnología de procesadores avanzados. Procesadores cisc y risc. Procesadores superescalares y vectoriales. Jerarquía de memoria. Memoria virtual. Memoria caché. Organización de memoria compartida. Modelos de consistencia Buses I. Sistemas de Buses. Protocolos de Direccionamiento y Temprizado. Arbitraje e Interrupciones. Bus PC. Buses de 8/16 bits. Multibus I. Buses Industriales. Buses II. Buses de 32 bits. Bus VME. Multibus II. Futurebus +. Aplicaciones y Líneas de Desarrollo. Técnicas pipeline y superescalar. Procesadores pipeline lineal y no lineal. Diseño del pipeline de instrucciones. Diseño del pipeline aritmético. Diseños superescalares y superpipeline Arquitecturas Multiprocesadores y Multicomputadores. Sistemas de Interconexión de Multiprocesadores. Procesador CEDAR. Procesador NYU/Ultracomputer. Mecanismos de paso de mensajes. El Sistema Intel Parafon. Otras Arquitecturas de Procesamiento Paralelo. Procesadores Vectoriales. Cray Y-MP y MPP. Fujitsu VPP500. Computadores SIMD. Arquitectura de CM-2 y MasPar MP-1. El Multicomputador CM-5. Arquitecturas Escalables. Arquitecturas de Flujo de Datos.

Evaluación:

Examen escrito.

Fecha de revisión: 28-08-2006

Sitio en español / English site

(c) 2023 :: Escuela Técnica Superior de Ingenieros de Telecomunicación
Paseo Belén 15. Campus Miguel Delibes
47011 Valladolid, España
Tel: +34 983 423660
email: infoaccesoteluvaes