Laboratorio de Sistemas Digitales


Noticias
Grupos
Turnos de laboratorio
Práctica 1
Práctica 2
Práctica 3
Recursos & Links
    24-3-1999 - Carga en paralelo en contadores
  • La mayoria de los contadores disponibles en el mercado son de incremente sincrono, o por flanco, pero incorporan una carga en paralelo asincrona o por flanco, es decir, cuando la entrada 'load' está activa el  contenido de la entrada en paralelo pasa inmediatamente a la salida.
    Este hecho puede producir problemas cuando se utiliza un contador de este tipo en la unidad de control. La forma más sencilla de solucionarlo es haciendo la carga sincrona introducciendo un Flip-flop entre la señal de control generada por el decodificador y la entrada 'load' del contador. Para su correcto funcionamiento la carga de este flip-flop se debera hacer con la señal de reloj negada.

17-3-1999 - Informe de la práctica 1: nueva fecha

  • Por petición de alguno de vosotros se extiende la fecha de presentación del informe de la primera práctica hasta última hora (21:30) del miercoles 31 de Marzo de 1999 (vispera de vacaciones de Semana Santa).

17-3-1999 - FAQ (preguntas frecuentes): práctica 1 - semana 2

  • A continuación algunas de las preguntas más realizadas en los últimos días (seguro que se me olvidan algunas, ya añadiré más)
    Q1.- No encuentro el circuito comparador en el servidor ftp, tal y como se indica en el enunciado. ¿Donde está?
    R1.- Eso es debido a que no está en el servidor. Se me olvido ponerlo y se me olvido que no lo había puesto. Perdonad. Quien lo quiera puede optar por copiar el fichero 'default.ewb' del directorio Ewb5 de cualquier ordenador y sobreescribir el mismo en su casa. De esta forma se consigue el mismo entorno de trabajo que en el laboratorio

    Q2.- ¿Que coloco en la entrada Vss exisitente en alguno de los integrados?
    R2.- A tierra, es lo mismo que GND en este caso

    Q3.- ¿Que circuito de registro utilizo?
    R3.- Cualquier circuito que incorpore 4 flip-flops tipo D. No importa cual se use, pero hay que tener en cuenta que solo algunos tienen entrada de puesta a cero (CLR) y que otros tienen alguna entrada de habilitación que hay que activar para que el registro funcione correctamente.

    Q4.- ¿Como genero el reloj del sistema?
    R4.- Se puede utilizar una salida del generador de palabras o bien la fuente de ondas cuadradas en la que se puede especificar la frecuencia de la señal.

    Q5.- A la hora de asignar recursos, ¿que tipo de asignación empleo: lógica o minimizar los mux.?
    R5.- Aunque lo preferible es intentar minimizar el número de multiplexores utilizados, en este caso yo optaría por una asignación lógica de forma que sea mucho más facil controlar el funcionamiento del sistema y encontrar algún posible fallo de diseño. Además en un sistema tan simple como este, el número de multiplexores ahorrado va ha ser minimo.

    Q6.- En el ejemplo del multimplicador de clase, ¿como se obtuvieron las señales lógicas que representan cada señal de control Zi y la siguiente dirección (es decir como las obtengo yo para el divisor)?
    R6.- Basicamente consiste en considerar un circuito combinacional cuyas entradas sean el estado actual, Qi, y las señales de estado y las salidas son la siguiente dirección (solo importa en los saltos) y las señales de control. NOTA: Alguna de las simplificaciones del ejemplo de clase son erroneas.
  • Otras ideas:
    - Para ver la salida del sistema ademas del analizador lógico se puede utilizar un display de 7 segmentos. en ewb existen con decodificador incluido (el que solo tiene 4 entradas) al que se pueden conectar vuestras salidas directamente.

9-3-1999 - Revisión del enunciado de la práctica

  • Acaba de comenzar la práctica y ya hay cambios en el enunciado. Por el momento, aunque no serán los últimos tenemos:
  • Si existe un circuito sumador de 4 bits: es el 4008
  • El algoritmo a implementar no funciona correctamente (sin intentar exculpar mi error: ¿cuantos de vosotros realizasteis el paso de comprobar el algoritmo?).
    El nuevo algortimo queda:
        C = 0
        R = 0
        R = R + A; T = carry(R+A)
        while R <= B and T = 0
            R= R + A; T = carry(R+A)
            C=C + 1
        end while
    donde carry(R+A) es el acarreo de la suma R+A

    Perdonad las molestias y muchas gracias a los grupos que me han corregido.
    P.D.: He sustituido el enunciado de la práctica en la fotocopiadora por otra actualizada con estos cambios, es la revisión 1.

23-2-1999

  • Los turnos de laboratorrio serán unicamente los Martes, Miercoles y Jueves de cada semana, los grupos que ya pidieron turno otro dia, que elijan otro en esas fechas.
    Opcionalmente se puede optar por un turno por la mañana, pues el laboratorio está libre todas las mañanas.

18-2-1999

  • En esta página se irán añadiendo las noticias y comentarios que vayan surgiendo a medida que se desarrolla la asignatura. Conviene visitarla periodicamente para comprobar las nuevas noticias.
  • Las mismas noticias se enviarán al grupo de noticias correspondiente en el servidor de la escuela (etsit.teleco.acad.tercero.lsd) por lo que esta página se podria considerar como un archivo historico de ese grupo de noticias.